
সুচিপত্র:
2025 লেখক: John Day | [email protected]. সর্বশেষ পরিবর্তিত: 2025-01-23 14:36

এই ব্লগে আমি যে ধরনের প্রতিক্রিয়া পাই তাতে আমি অভিভূত। আমার ব্লগে ভিজিট করার জন্য এবং আমাকে আপনার জ্ঞান শেয়ার করার জন্য অনুপ্রাণিত করার জন্য ধন্যবাদ বন্ধুরা। এইবার, আমি আরেকটি আকর্ষণীয় মডিউলের নকশা উপস্থাপন করছি যা আমরা সমস্ত SOC- তে দেখছি - ইন্টারাপ্ট কন্ট্রোলার।
আমরা একটি সহজ কিন্তু শক্তিশালী প্রোগ্রামযোগ্য ইন্টারাপ্ট কন্ট্রোলার ডিজাইন করব। এটি একটি সম্পূর্ণরূপে কনফিগারযোগ্য এবং প্যারামিটারাইজড ডিজাইন যা প্ল্যাটফর্ম জুড়ে বহনযোগ্য। NVIC, 8259a, RISC-V PLIC, Microblaze's INTC ইত্যাদি কিছু জনপ্রিয় ইন্টারাপ্ট কন্ট্রোলার আর্কিটেকচারে অনেক কিছু পড়ার পর আমি এটি ডিজাইন করেছি ইন্টারাপ্ট কন্ট্রোলারের সাহায্যে।
ধাপ 1: বিশেষ উল্লেখ
আইপি এর স্পেসিফিকেশন নিম্নরূপ:
- AHB3-Lite ইন্টারফেস।
-
স্ট্যাটিক্যালি কনফিগারযোগ্য প্যারামিটার:
- বাহ্যিক বাধা উৎসের সংখ্যা; 63 টি পর্যন্ত বাধা সমর্থন করে।
- অগ্রাধিকার স্তরের সংখ্যা; 63 স্তর পর্যন্ত সমর্থন করে।
- বাসা বাঁধার মাত্রা সংখ্যা; নেস্টিং এর 8 স্তর পর্যন্ত সমর্থন করে।
- বাসের প্রস্থ; 32 বা 64।
- বিশ্বব্যাপী এবং স্থানীয়ভাবে মুখোশযোগ্য বাধা।
- প্রতিটি বাধার জন্য গতিশীলভাবে কনফিগারযোগ্য অগ্রাধিকার স্তর।
- অপারেশনের দুটি পদ্ধতি - সম্পূর্ণ নেস্টেড মোড এবং সমান অগ্রাধিকার মোড।
- সক্রিয়-উচ্চ স্তরের সংবেদনশীল বাধা সমর্থন করে।
RISC-V PLIC স্পেসিফিকেশন অনুপ্রাণিত ইন্টারাপ্ট হ্যান্ডশেকিং মেকানিজম ডিজাইনে ব্যবহৃত হয়।
ইন্টারাপ্ট প্রি-এম্পেশন 8259a থেকে অনুপ্রাণিত
অন্যান্য পড়ে: মাইক্রোব্লেজ INTC, NVIC
ধাপ 2: PIC এর সংক্ষিপ্ত বিবরণ

প্রোগ্রামেবল ইন্টারাপ্ট কন্ট্রোলার (পিআইসি) বহিরাগত পেরিফেরাল থেকে একাধিক ইন্টারাপ্ট গ্রহণ করে এবং সেগুলিকে একক ইন্টারাপ্ট আউটপুটে টার্গেট প্রসেসর কোরে একত্রিত করে।
PIC নিয়ন্ত্রণ এবং স্থিতি নিবন্ধনের মাধ্যমে নিয়ন্ত্রিত হয়। সমস্ত PIC রেজিস্টার মেমরি ম্যাপ করা হয়, এবং AHB3-Lite বাস ইন্টারফেসের মাধ্যমে অ্যাক্সেস করা হয়।
রেজিষ্টার ব্যাংকে কনফিগারেশন রেজিস্টার, রেজিস্টার এনাবল, মুলতুবি রেজিস্টার, ইন-সার্ভিস রেজিস্টার, অগ্রাধিকার রেজিস্টার এবং আইডি রেজিস্টার থাকে, যা ইন্টারাপ্ট কন্ট্রোলারগুলিতে সাধারণ।
কনফিগারেশন রেজিস্টার PIC এর অপারেশন মোড সেট করতে ব্যবহৃত হয়। এটি সম্পূর্ণ নেস্টেড মোড বা সমান অগ্রাধিকার মোডে কাজ করতে পারে।
প্রতিটি বাধা অগ্রাধিকার নির্ধারণ করা যেতে পারে এবং পৃথকভাবে মুখোশ করা যেতে পারে। সমস্ত বাধাগুলির গ্লোবাল মাস্কিংও সমর্থিত।
রেজিস্টার ব্যাঙ্ক অগ্রাধিকার সমাধানকারী এবং বিটিসি (বাইনারি-ট্রি-তুলনাকারী) এর সাথে যোগাযোগ করে যাতে মুলতুবি থাকা বাধাগুলির অগ্রাধিকারগুলি সমাধান করা যায় এবং সেই অনুযায়ী প্রসেসরে বাধা দেওয়া হয়। আইডি রেজিস্টারে সর্বোচ্চ অগ্রাধিকার বিঘ্নিত আইডি থাকে।
ধাপ 3: আরটিএল ডিজাইন এবং বাস্তবায়ন

অগ্রাধিকারগুলি সমাধানের বিলম্ব হ্রাস করার জন্য পিআইসির নকশা চাপ, যা নকশার সবচেয়ে গুরুত্বপূর্ণ সময়। যেহেতু নকশাটি একক ঘড়ি চক্রের অগ্রাধিকারগুলি সমাধান করে, তাই লগ 2 জটিলতার সাথে উত্সের সংখ্যা বৃদ্ধির সাথে কর্মক্ষমতা হ্রাস পায়।
ডিজাইন সফলভাবে বাস্তবায়িত হয়েছিল এবং আর্টিক্স -7 এফপিজিএ-তে নিম্নলিখিত ফ্রিকোয়েন্সি পর্যন্ত সময় যাচাই করা হয়েছিল।
- 15 টি উত্স পর্যন্ত: 100 মেগাহার্টজ
- 63 উত্স পর্যন্ত: 50 মেগাহার্টজ
শুধুমাত্র পিআইসি দ্বারা যোগ করা ইন্টারাপ্ট লেটেন্সি হল clock টি ঘড়ি চক্র (প্রসেসরের প্রসঙ্গ সুইচ সময় এবং প্রথম আইএসআর নির্দেশনা আনার সময় বাদে)।
ধাপ 4: গুরুত্বপূর্ণ নোট এবং সংযুক্ত ফাইল
গুরুত্বপূর্ণ নোট:
- যদি AHB3-Lite ইন্টারফেস অবাঞ্ছিত হয়, আপনি উপরের মডিউল পরিবর্তন করতে পারেন এবং PIC এর কঙ্কাল নকশা ব্যবহার করতে পারেন। তবে প্রদত্ত পরীক্ষার বেঞ্চ AHB3-Lite ইন্টারফেস সহ IP এর জন্য।
- PIC IP v1.0 একটি সম্পূর্ণ বহনযোগ্য, খালি RTL ডিজাইন।
- উভয় মোডে কাজ করার জন্য কার্যকরীভাবে যাচাই করা হয়েছে।
সংযুক্ত ফাইল:
- ভিএইচডিএলে ডিজাইন কোড এবং টেস্টবেঞ্চ।
- সম্পূর্ণ আইপি ডকুমেন্টেশন।
এটি একটি ওপেন সোর্স ডিজাইন … নির্দ্বিধায় ব্যবহার করুন …
যে কোন প্রশ্নের জন্য, যে কোন সময়:
মিতু রাজ
প্রস্তাবিত:
ভিএইচডিএলে একটি সহজ চার-উপায় সেট অ্যাসোসিয়েটিভ ক্যাশে কন্ট্রোলারের ডিজাইন: 4 টি ধাপ

ভিএইচডিএলে একটি সহজ চার-উপায় সেট অ্যাসোসিয়েটিভ ক্যাশে কন্ট্রোলারের ডিজাইন: আমার আগের নির্দেশে, আমরা দেখেছি কিভাবে একটি সহজ সরাসরি ম্যাপ করা ক্যাশে কন্ট্রোলার ডিজাইন করতে হয়। এবার আমরা এক ধাপ এগিয়ে গেলাম। আমরা একটি সহজ চার উপায় সেট সহযোগী ক্যাশে নিয়ামক ডিজাইন করা হবে। সুবিধা ? কম মিস রেট, কিন্তু পারফোর খরচে
ভিএইচডিএলে একটি সাধারণ ক্যাশে কন্ট্রোলারের ডিজাইন: 4 টি ধাপ

ভিএইচডিএলে একটি সাধারণ ক্যাশে কন্ট্রোলারের ডিজাইন: আমি এই নির্দেশযোগ্য লিখছি, কারণ আমি ক্যাশে কন্ট্রোলার শিখতে এবং ডিজাইন শুরু করার জন্য কিছু রেফারেন্স ভিএইচডিএল কোড পেতে একটু কষ্ট পেয়েছি। তাই আমি নিজে থেকেই একটি ক্যাশে কন্ট্রোলার ডিজাইন করেছি, এবং এটি FPGA তে সফলভাবে পরীক্ষা করেছি। আমার পি আছে
ভিএইচডিএলে আই 2 সি মাস্টারের ডিজাইন: 5 টি ধাপ

ভিএইচডিএলে আই 2 সি মাস্টারের ডিজাইন: এই নির্দেশনায়, ভিএইচডিএলে একটি সাধারণ আই 2 সি মাস্টার ডিজাইন করা নিয়ে আলোচনা করা হয়েছে।
VHDL এবং Verilog- এ একটি সাধারণ VGA কন্ট্রোলারের ডিজাইন: ৫ টি ধাপ

ভিএইচডিএল এবং ভেরিলগে একটি সাধারণ ভিজিএ কন্ট্রোলার ডিজাইন: এই নির্দেশনায়, আমরা আরটিএলে একটি সাধারণ ভিজিএ কন্ট্রোলার ডিজাইন করতে যাচ্ছি। ভিজিএ কন্ট্রোলার হল ডিজিটাল সার্কিট যা ভিজিএ ডিসপ্লে চালানোর জন্য ডিজাইন করা হয়েছে। এটি ফ্রেম বাফার (ভিজিএ মেমোরি) থেকে পড়ে যা প্রদর্শিত ফ্রেমকে প্রতিনিধিত্ব করে, এবং নিস তৈরি করে
ভিএইচডিএলে ইউএআরটির ডিজাইন: 5 টি ধাপ

ভিএইচডিএলে ইউএআরটির ডিজাইন: ইউএআরটি মানে ইউনিভার্সাল অ্যাসিঙ্ক্রোনাস রিসিভার ট্রান্সমিটার। এটি সর্বাধিক জনপ্রিয় এবং সহজ সিরিয়াল যোগাযোগ প্রোটোকল।